欢迎浏览厦门控匠自动化科技有限公司
行业资讯
ADLINK PXIe‑9852 2 通道 14‑bit、最高 200 MS/s 同步采样 PXIe 高速数字化仪
时间: 2026-08-24浏览次数：
ADLINK PXIe‑9852 2 通道 14‑bit、最高 200 MS/s 同步采样 PXIe 高速数字化仪
ADLINK PXIe‑9852 2 通道 14‑bit、最高 200 MS/s 同步采样 PXIe 高速数字化仪
产品概述与核心特性
模拟采集：2 通道单端同步 14bit ADC；最高采样率200 MS/s，可分频低至约 3.05 kS/s；模拟输入‑3dB 带宽90 MHz。
模拟前端：软件 AC/DC 耦合；AC 耦合‑3dB 截止频率 11 Hz；阻抗软件切换 50 Ω / 1 MΩ；三档量程：±0.2 V、±2 V、±10 V。
重要警告：50Ω 阻抗下使用 ±10V 量程，输入正弦信号有效值不能超过 7 Vrms，否则硬件损坏；1 MΩ 阻抗可承受 ±10 V 过压。
特有硬件功能：硬件数据平均模式，重触发多次采集后逐点做波形平均，可提升等效测量分辨率，支持 16/32bit 输出。
板载存储与总线：1 GB 板载存储器；PCIe Gen2 x4；支持散‑聚 DMA（Scatter‑Gather DMA）；非散聚模式单次最大传输 8 MB，开启散聚不受连续内存限制，支持环形多缓冲。
时钟系统：内部合成器 200 MHz 时钟；支持前面板外部采样时钟、外部参考 10 MHz；支持背板PXI_CLK10、PXIe_CLK100，用于多模块同步。
触发接口增强：除外部数字触发输入 TRG IN，额外提供TRG OUT 触发输出 SMA 接口，输出脉冲宽度软件可编程（50 ns~10 μs），可驱动 50Ω 负载。
自动校准：板载 + 2.5 V、+5 V 高精度参考源，无需外部仪器自校准；EEPROM 保存两组校准系数。
前面板 SMA 接口清单
CH0、CH1：两路模拟输入；蓝色 LED 指示对应通道采集运行状态；
CLK IN：外部参考时钟 / 外部采样时钟输入；
TRG IN：外部数字触发输入；
TRG OUT：数字触发输出。
关键电气规格
模拟输入
项目 参数
通道 2 路单端同步，14bit ADC
最大采样率 200 MS/s，最低 3.05 kS/s
‑3dB 带宽 90 MHz
量程 ±0.2 V、±2 V、±10 V
输入阻抗 软件切换 50 Ω / 1 MΩ
耦合 AC/DC，AC 耦合‑3dB=11 Hz
失调误差 ±1 mV
增益误差 ±0.65%
串扰 ‑80 dB（±0.2V、±2V 量程）
数据格式 16 位 2 的补码，有效 14bit，低 2 位恒 0，软件舍弃
动态指标（SNR、THD、SFDR）随量程、阻抗变化，50Ω 模式下部分量程信噪比略低于高阻模式。
时基时钟
内部晶振精度＜±25 ppm；
外部参考时钟：10 MHz，输入幅度 500 mVpp ~ 5 Vpp；
外部采样时钟：40 MHz‑200 MHz，输入幅度 1 Vpp‑5 Vpp；
可使用 PXI 背板PXI_CLK10、PXIe_CLK100作为参考；
通过 16 位ScanIntrv扫描间隔计数器对 200 MHz 主时钟分频，得到更低采样率。
触发系统
触发源：软件触发、外部数字触发（TRG IN）、CH0/CH1 模拟触发、PXI_STAR、PXIe_DSTARB 差分星型触发、PXI Trigger Bus [0‑7]。
外部数字输入 TRG IN：3.3V TTL、5V 耐压；VIL=0.8V，VIH=2.0V；最小脉冲宽度 20 ns；上升 / 下降沿可选。
数字触发输出 TRG OUT：5V TTL 电平；脉冲宽度软件可选 50 ns、100 ns、150 ns、200 ns、500 ns、1 μs、2 μs、7.5 μs、10 μs；可直接驱动 50Ω 负载。
模拟触发：CH0/CH1 任选，触发电平软件设置，支持正 / 负斜率。
触发导出：模块可做 Master，将触发输出至 PXI Trigger Bus，同步其他从卡。
全部触发工作模式
Post‑Trigger 后触发：触发之后采集数据；
Pre‑Trigger 预触发：保存触发前采样点；
Middle‑Trigger 中间触发：独立配置触发前、后采样点数；
Delayed‑Trigger 延迟触发：收到触发后等待延时再启动采集；
Re‑Trigger 重触发：仅支持后触发、延迟触发；硬件自动多次捕获波形；重触发存在最小时间间隔；
Data‑Average 硬件平均模式：仅后触发 / 延迟触发可用；多次重触发波形逐点硬件求平均；输出 16bit 或 32bit 有符号整型；公式：提升 n 位分辨率需要重触发次数 \(R=4^n\)；要求被测信号周期、幅值稳定。
硬件计数器参数
计数器 位宽 说明
ScanIntrv 16bit 时钟分频；采样率 = 200 MS/s ÷ ScanIntrv
DataCnt 28bit 单次采集每通道样本数量
trigDelayTicks 16bit 延迟触发时钟节拍
ReTrgCnt 31bit 重触发次数，平均模式下取值受限
机械、环境、功耗
尺寸：160 mm (W) ×100 mm (H)；标准 PXIe 模块；
工作温度：0‑55 ℃；存储‑20~80 ℃；湿度 5‑95% 无凝露；
功耗：+3.3V 待机 766 mA，满载 782 mA；+12V 待机 882 mA，满载 970 mA。
软件体系（旧版 WD‑DASK，与 PXIe‑9848 同源，非 MAPS）
商业驱动需要授权码；无授权仅可运行 2 小时演示版。
WD‑DASK：底层驱动 + DLL 动态库；支持 Windows XP/7/8；可被 VC++、VB、Delphi 等调用。
DAQPilot SDK 高层套件：
Windows 通用 SDK：支持VB.NET、VC.NET、BCB、Delphi；
DAQPilot for LabVIEW；
MATLAB 工具箱适配器。
DMA 传输说明
全速 200 MS/s 双通道总吞吐 800 MB/s，在 PCIe Gen2 x4 带宽内，可以实现连续流盘；
板载 FIFO 做高速缓冲；散‑聚 DMA 链表处理系统碎片化内存，支持 64 位地址（支持大于 4GB 内存）。
硬件安装
静电敏感器件；禁止热插拔；拆装必须整机断电，佩戴防静电手环、防静电垫。
关闭 PXI 机箱电源，电源线保持连接用于接地防静电；
模块对准机箱插槽导轨推入，扣紧弹出把手听到咔哒，拧紧面板固定螺丝；
上电，安装 WD‑DASK 驱动识别硬件。
包装清单：PXIe‑9852 模块、All‑in‑One 光盘、快速入门指南。
多模块同步 SSI 机制
单模块内部两路通道时钟触发天然同步。
时钟同步：全部模块共用同一个参考时钟源：PXI_CLK10 / PXIe_CLK100 / 外部 10 MHz 参考。
触发同步
单 Master 多 Slave 架构；Master 输出 SSI_TRIG1 到某一路 PXI Trigger Bus；Slave 触发源选择对应总线。
如果从模块使用 Pre‑Trigger / Middle‑Trigger 模式：从模块输出pre_data_ready就绪信号到其他空闲 PXI 触发总线；Master 收到全部从模块就绪信号之后才输出触发，保证同步。
附录 A 校准机制
EEPROM 分为2 个存储 Bank
Bank0（出厂区，写保护）：出厂校准参数，不会被自校准改写；默认开机加载 Bank0。
Bank1（用户区）：保存用户 Auto‑Calibration 自动校准结果；软件可以设置开机默认加载 Bank1，设置永久写入 EEPROM。
Auto‑Calibration 自动校准
使用板载 + 2.5V/+5V 内部参考源，不需要外接仪器；补偿增益、失调随温度、时间漂移；
操作建议：上电预热至少 20 分钟，断开外部输入线缆再执行校准；
驱动内部自动补偿校准延时，用户程序无需额外处理。
