ADLINK PXIe‑9529H 是 8 通道 24 位、256kS/s 同步采样动态信号采集 PXIe 模块
产品概述与核心特性
主要硬件特点
1.模拟输入：8 通道同步采样，24bit Σ‑Δ ADC；采样速率 8kS/s～256kS/s；动态范围最高105dB。
2.耦合方式：软件可选 AC/DC 耦合；AC 耦合高通截止‑3dB 点0.3Hz，适合振动、加速度信号。
3.IEPE 激励：每通道软件可配置 4mA 恒流激励，最大合规电压 24V；开启 IEPE 会自动切 AC 耦合，适配加速度计、麦克风。
4.输入模式：差分 / 伪差分；输入量程：±1V、±10V。
5.板载自动校准：自带参考源，无需外部信号源即可自校准；校准常数存储在板载 EEPROM。
6.接口面板：8 路模拟输入 SMB；1 路外部数字触发 SMB。
典型应用
- NVH 噪声、振动与粗糙度测试
- 结构健康监测 SHM
- 相控阵阵列数据采集
- 设备状态监测
软件支持（MAPS 软件生态）
全部驱动、工具在凌华官网下载，商业驱动需要授权码；无授权可运行 2 小时演示版。
1.MAPS Core（必须安装）
- ACE（ADLINK Connection Explorer）设备管理器：识别硬件、设置 DMA 缓冲区、设置设备别名；内置软面板 Soft‑Front Panel，直接 GUI 采集波形。
- PXI 平台资源管理、ChassisWatch、DAQ 模块功能测试工具。
2.MAPS/C：C/C++ 开发库，头文件、API、示例代码。
3.MAPS/LV：LabVIEW 驱动与范例。
4. PCIe Gen1 x4 总线；DMA 支持**散‑聚（scatter‑gather）**，支持非连续系统内存，实现长时间连续流盘；单块传输无散聚最大 8MB；开启散聚后仅受系统物理内存限制。
安装操作
静电敏感器件，操作必须佩戴防静电手环、防静电垫。
1. 安装前断电 PXI 机箱电源。
2. 将模块对准机箱插槽导轨推入，扣紧弹出把手直到听到卡扣 “咔哒”，拧紧面板螺丝。
3. 上电，Windows 通过 MAPS Core 识别硬件。
4. 包装清单：仅 PXIe‑9529H 模块本体。
关键电气规格
模拟输入
| 项目 | 参数 |
| 通道 | 8 路同步，24bit |
| 采样率 | 8kS/s ~ 256kS/s |
| 量程 | ±1 V、±10 V |
| 输入模式 | 差分 / 伪差分 |
| 输入阻抗 | 差分：正负各 1MΩ；伪差分负端 50Ω |
| AC 耦合截止 | 0.3 Hz（‑3dB） |
| IEPE 激励 | 4 mA / 通道，合规电压 24V |
| 过压保护 | 差分 ±42.4V；伪差分正端 ±42.4V，负端仅 ±2.5V 无保护 |
| 失调误差 | 最大 ±0.2 mV |
| 增益误差 | 最大 ±0.05% |
| 本底噪声 | 40 μVrms @256kS/s |
| SNR 信噪比 | ±1V：91dB；±10V：93dB @256kS/s |
| THD 总谐波失真 | ±1V：‑118dB；±10V：‑113dB @256kS/s |
| 动态范围 | ±1V：104dB；±10V：105dB @256kS/s |
| 串扰 | ‑105 dB（Rev1.1 更新） |
时基
- 采样时钟：板载 10MHz 晶振；也可使用 PXIe 背板 10MHz 外部参考；
- 延迟触发时基：125 MHz。
触发系统
1.触发源：软件触发、模拟通道触发、外部数字 SMB 触发、PXI STAR、PXIe_DSTARB、PXI 触发总线 TRIG0‑TRIG7。
2.外部数字触发：TTL5V 电平；支持上升 / 下降沿；最小脉冲宽度≥10ns。
3.触发工作模式
-Post‑Trigger 后触发：触发到来之后采集设定点数；
-Delay‑Trigger 延迟触发：触发事件后等待可编程延时再开始采集；最小延时 8ns，最大由 32 位计数器决定；
-Re‑Trigger 重触发：多次触发事件，每次触发采集一组数据，硬件自动处理，无需软件干预。
4.模拟触发：可选择 8 路中任意一路作为触发源；可设置正斜率 / 负斜率，24bit 分辨率设置触发电平。
5.触发输出：可以将内部触发事件输出到 PXI 触发总线 0‑7，用于多卡同步。
机械与环境
- 尺寸：160 mm（板宽）×100 mm（板高）；
- 工作温度：0 ℃～55 ℃；存储‑20 ℃～80 ℃；
- 湿度：10‑90% 无凝露；
- 认证：CE、FCC Class A。
硬件工作原理
模拟前端架构
1.差分模式：适合接地参考信号，抑制共模噪声；
2.伪差分模式：适合浮地信号，负端通过 50Ω 接参考地，防止共模漂移；
3. AC 耦合：内部 RC 高通，滤除直流分量；开启 IEPE 时自动切换 AC；DC 耦合保留直流分量。
4. PGA 可编程增益放大器，后接 24bit Σ‑Δ ADC。
5. 板载 FIFO 缓存 ADC 数据，PCIe 总线 DMA 搬运到主机内存；支持环形多缓冲 DMA，实现连续采集。
多模块同步 SSI（System Synchronization Interface）
依靠 PXI 背板的PXI Trigger Bus[0‑7]实现多卡同步，不需要外部线缆：
1.主卡 Master：产生触发 / 时钟，输出到某一路 PXI 触发总线；使用背板 10MHz 作为时基；
2.从卡 Slave：把触发源配置为对应 PXI 触发总线，接收主卡信号；
注意：不能将不同功能信号复用到同一根 PXI 触发总线。
附录 A：校准机制
模块出厂已校准，校准参数烧录到板载 EEPROM，分为两个存储区：
Bank0（出厂区）：写保护，保存出厂校准常量；驱动默认优先加载 Bank0。
Bank1（用户区）：保存用户自动校准结果。
Auto‑Calibration 自动校准
无需外接标准源，使用板载参考电压，消除温漂、时漂带来增益、偏移误差。
操作建议：模块上电预热**至少 20 分钟**；断开外部输入线缆再执行自动校准。
-API 可以切换启动后加载 Bank0 或 Bank1，设置会存入 EEPROM 永久保存。
